畢業(yè)論文通信開題報(bào)告

時(shí)間：2021-01-01 16:34:02 開題報(bào)告我要投稿

畢業(yè)論文開題報(bào)告推薦度：
開題報(bào)告推薦度：
課題開題報(bào)告推薦度：
碩士開題報(bào)告推薦度：
開題報(bào)告怎么寫推薦度：
相關(guān)推薦

畢業(yè)論文通信開題報(bào)告

　　通信工程(也作電信工程，舊稱遠(yuǎn)距離通信工程、弱電工程)是電子工程的一個(gè)重要分支，電子信息類子專業(yè)，同時(shí)也是其中一個(gè)基礎(chǔ)學(xué)科。作為通信工程專業(yè)的你知道開題報(bào)告怎么寫嗎?下面是為大家?guī)?lái)的通信工程開題報(bào)告范文，僅供參考。

畢業(yè)論文通信開題報(bào)告

　　通信工程開題報(bào)告范：

　　1、目的及意義(含國(guó)內(nèi)外的研究現(xiàn)狀分析)

　　近年來(lái)，無(wú)線通信由于具有覆蓋地域廣、通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好和具有多址聯(lián)接能力等優(yōu)點(diǎn)，己成為現(xiàn)代信息社會(huì)的一種重要通信手段。數(shù)字調(diào)制技術(shù)作為這個(gè)領(lǐng)域中極為重要的一個(gè)方面，也得到了迅速發(fā)展。由于DPSK相對(duì)于ASK、FSK、CPSK等有許多優(yōu)勢(shì)，目前在數(shù)字通信中，人們廣泛采用2DPSK 調(diào)制解調(diào)技術(shù)。

　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

　　目前以硬件描述語(yǔ)言(Verilog 或 VHDL)所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門電路(比如AND、OR、XOR、NOT)或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。目前FPGA的生產(chǎn)廠家有Altera、Xilinx、Actel、Lattice等，其中Altera和Xilinx主要生產(chǎn)一般用途FPGA，其主要產(chǎn)品采用RAM工藝。Actel主要提供非易失性FPGA，產(chǎn)品主要基于反熔絲工藝和FLASH工藝。時(shí)至今日，F(xiàn)PGA市場(chǎng)的主要業(yè)者僅剩數(shù)家，包括Altera、Xilinx(賽靈思，過(guò)去稱為：智霖科技)、Actel、Atmel、Lattice、QuickLogic等，但是Altera、Xilinx在其中獨(dú)占鰲頭。就是說(shuō)，除此之外第三家FPGA業(yè)者，很難有竄頭的機(jī)會(huì)。話雖如此，但FPGA領(lǐng)域依然有新興業(yè)者出現(xiàn)，例如Achronix Semiconductor、MathStar等。且除了單純數(shù)字邏輯性質(zhì)的可程序邏輯裝置外，混訊、模擬性質(zhì)的可程序邏輯裝置也展露頭角，相信這些都能為可程序化芯片帶來(lái)更多的發(fā)展動(dòng)能。

　　本設(shè)計(jì)中來(lái)編寫調(diào)制解調(diào)的是VHDL語(yǔ)言，VHDL的英文全寫是：VHSIC(Very High Speed Integrated Circuit)Hardware Description Language.翻譯成中文就是超高速集成電路硬件描述語(yǔ)言,誕生于1982年。VHDL語(yǔ)言很多特點(diǎn)：功能強(qiáng)大、設(shè)計(jì)靈活;強(qiáng)大的`系統(tǒng)硬件描述能力;支持廣泛、易于修改;獨(dú)立于器件的設(shè)計(jì)、與工藝無(wú)關(guān);很強(qiáng)的移植能力;易于共享和復(fù)用。1987年底，VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。

　　2、基本內(nèi)容和技術(shù)方案

　　2.1 基本內(nèi)容

　　在通信系統(tǒng)中，2DPSK(二進(jìn)制相對(duì)移位鍵控)方式占有非常重要的地位，而運(yùn)用FPGA來(lái)實(shí)現(xiàn)2DPSK的調(diào)制和解調(diào)，也是一種非常常見的方法。

　　本次畢業(yè)設(shè)計(jì)，我的題目是“基于FPGA的2DPSK數(shù)字調(diào)制解調(diào)系統(tǒng)設(shè)計(jì)”，所以，本次設(shè)計(jì)內(nèi)容包含兩個(gè)方面：

　　(1)對(duì)2DPSK的原理及應(yīng)用的研究：2DPSK方式即是利用前后相鄰碼元的相對(duì)載波相對(duì)值去表示數(shù)字信息的一種方式。由于其相對(duì)于ASK、FSK、PSK方式有優(yōu)勢(shì)，2DPSK被廣泛采用，并成為CCITT建議選用的一種數(shù)字調(diào)制方式。

　　(2)對(duì)FPGA平臺(tái)、VHDL語(yǔ)言及相關(guān)軟件的了解和運(yùn)用：FPGA(Field-Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。VHDL的英文全名是 Very-High-Speed Integrated Circuit HardwareDescription Language,翻譯成中文就是超高速集成電路硬件描述語(yǔ)言，誕生于1982年。ISE系列軟件是Xilinx公司推出的集成EDA開發(fā)工具，它支持Xilinx公司的所有CPLD/FPGA產(chǎn)品。

　　2.2 技術(shù)方案

　　(1)2DPSK信號(hào)的產(chǎn)生：2DPSK是通過(guò)碼變換加2PSK調(diào)制產(chǎn)生的，這種方法是把原基帶信號(hào)經(jīng)過(guò)絕對(duì)碼—相對(duì)碼變換后，用相對(duì)碼進(jìn)行2PSK調(diào)制，其輸出便是2DPSK信號(hào)，其方框圖如下：

　　(2)2DPSK信號(hào)的解調(diào)：2DPSK信號(hào)的解調(diào)方法有兩種,分別是極性比較法和相位比較法。在極性比較法電路中，輸入2DPSK信號(hào)，經(jīng)極性比較法電路解調(diào)，還原的是相對(duì)碼，再經(jīng)過(guò)相對(duì)碼—絕對(duì)碼變換器，由相對(duì)碼還原成絕對(duì)碼，得到原絕對(duì)碼基帶信號(hào);相位比較法的基本原理是將接收到的前后碼元所對(duì)應(yīng)的調(diào)相波進(jìn)行相位比較,它是以前一碼元的載波相位作為后一碼元的參考香味，所以稱為相位比較法或者差分檢測(cè)法。

　　3、進(jìn)度安排

　　第 1～3 周：完成任務(wù)書及開題報(bào)告任務(wù)書

　　第 4～5 周: 完成英譯漢

　　第 6～7 周: 對(duì)題目進(jìn)行認(rèn)真構(gòu)思，并查找相關(guān)資料

　　第 7～8 周: 編寫VHDL程序

　　第 9 周: 對(duì)程序進(jìn)行檢查修改，并對(duì)整個(gè)設(shè)計(jì)工作做期中檢查

　　第 10 周：完成對(duì)仿真結(jié)果的分析與比較。

　　第11～12周：完成并修改畢業(yè)論文。

　　第13～14周：準(zhǔn)備論文答辯。

　　4、參考文獻(xiàn)(略)

【畢業(yè)論文通信開題報(bào)告】相關(guān)文章：

移動(dòng)通信專業(yè)開題報(bào)告01-29