威盛最新考題

　　1.寫出asic前期設(shè)計(jì)的流程和相應(yīng)的工具

　　2.化簡(jiǎn)F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和

　　3.畫出DFF的結(jié)構(gòu)圖,用verilog實(shí)現(xiàn)之

　　4.一個(gè)農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長(zhǎng)方形的節(jié)省4個(gè)木樁但是面積一樣.羊的數(shù)目和正

　　方形圍欄的樁子的個(gè)數(shù)一樣但是小于36，問(wèn)有多少羊

　　5畫出可以檢測(cè)10010串的狀態(tài)圖,并verilog實(shí)現(xiàn)之

　　6寫出兩個(gè)排序算法,問(wèn)哪個(gè)好

　　東信筆試題

　　筆試：30分鐘。

　　1.壓控振蕩器的英文縮寫(VCO)。

　　2.動(dòng)態(tài)隨機(jī)存儲(chǔ)器的英文縮寫(DRAM)。

　　3.選擇電阻時(shí)要考慮什么?

　　4.單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，首先要檢查什么?

　　5.計(jì)算機(jī)的基本組成部分及其各自的作用。

　　6.怎樣用D觸發(fā)器、與或非門組成二分頻電路?

　　南山之橋的筆試題

　　1.setup和holdup時(shí)間,區(qū)別.

　　2.多時(shí)域設(shè)計(jì)中,如何處理信號(hào)跨時(shí)域

　　3.latch與register的區(qū)別,為什么現(xiàn)在多用register.行為級(jí)描述中l(wèi)atch如何產(chǎn)生的

　　4.BLOCKING NONBLOCKING 賦值的區(qū)別

　　5.MOORE 與 MEELEY狀態(tài)機(jī)的特征

　　6.IC設(shè)計(jì)中同步復(fù)位與 異步復(fù)位的區(qū)別

　　7.實(shí)現(xiàn)N位Johnson Counter,N=5

　　8.用FSM實(shí)現(xiàn)101101的序列檢測(cè)模塊

　　威盛VIA 2003.11.06 上海筆試試題

　　兩個(gè)positions, ASIC and VLSI:

　　VLSI：

　　1。解釋setup和hold time violation，畫圖說(shuō)明，并說(shuō)明解決辦法。

　　2。說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。

　　3。用一種編程語(yǔ)言寫n!的算法。

　　4。畫出CMOS的圖，畫出tow-to-one mux gate。

　　5。說(shuō)出你的最大弱點(diǎn)及改進(jìn)方法。

　　6。說(shuō)出你的理想。說(shuō)出你想達(dá)到的目標(biāo)。 題目是英文出的，要用英文回答。

　　ASIC:

　　1。一個(gè)四級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào) 如何改善timing

　　2. 一個(gè)狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn) 不過(guò)這個(gè)狀態(tài)機(jī)話的實(shí)在比較差很容易誤解的

　　3. 卡諾圖寫出邏輯表達(dá)使...

　　4. 用邏輯們畫出D觸發(fā)器

　　5. 給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決

　　定最大時(shí)鐘的因素同時(shí)給出表達(dá)式

　　6。c語(yǔ)言實(shí)現(xiàn)統(tǒng)計(jì)某個(gè)cell在某.v文件調(diào)用的次數(shù)(這個(gè)題目真bt)

　　7 cache的主要部分什么的

　　8 Asic的design flow....

　　補(bǔ)充：用邏輯門畫D觸發(fā)器

　　共五道題,大致如下:

　　1.圖示從RTL synthesis到tape out之間的設(shè)計(jì)flow,并列出其中各步使用的tool.

　　2.用perl或TCL/Tk實(shí)現(xiàn)一段字符串識(shí)別和比較的程序. (唉,都不懂)

　　3.畫出一種CMOS的D鎖存器的電路圖和版圖.

　　4.解釋setup time和hold time的定義和在時(shí)鐘信號(hào)延遲時(shí)的變化.

　　5.解釋latch-up現(xiàn)象和Antenna effect和其預(yù)防措施.

　　1。電流公式

　　2。平板電容公式(C=εS/4πkd)